Aufgrund eines Problems im DisplayPort Intel® Stratix® 10 FPGA IP-Designbeispiel, das mit der Intel® Quartus® Prime Design Software Versionen 20.3 und früher generiert wurde, können Sie bei HBR3 einen RX-Link-Trainingsfehler beobachten und die Verbindung zu HBR2 herunterfährt.
Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 20.3 und älter zu beheben, führen Sie die folgenden Schritte durch:
1. Ersetzen . /rtl/rx_phy/rx_phy_top.v mit rx_phy_top.v
2. Ersetzen . /rtl/tx_phy/tx_phy_top.v mit tx_phy_top.v
3. Ersetzen sie ./rtl/bitec_reconfig_alt_s10.v durch intel_reconfig_alt_s10.v
Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 20.4 und neuer behoben.