Artikel-ID: 000088120 Inhaltstyp: Kompatibilität Letzte Überprüfung: 13.12.2021

Warum schlägt der DisplayPort Intel® Stratix® 10 FPGA IP Design Example das RX-Link-Training bei High Bit Rate 3 (HBR3) fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • DisplayPort*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im DisplayPort Intel® Stratix® 10 FPGA IP-Designbeispiel, das mit der Intel® Quartus® Prime Design Software Versionen 20.3 und früher generiert wurde, können Sie bei HBR3 einen RX-Link-Trainingsfehler beobachten und die Verbindung zu HBR2 herunterfährt.

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 20.3 und älter zu beheben, führen Sie die folgenden Schritte durch:

    1. Ersetzen . /rtl/rx_phy/rx_phy_top.v mit rx_phy_top.v

    2. Ersetzen . /rtl/tx_phy/tx_phy_top.v mit tx_phy_top.v

    3. Ersetzen sie ./rtl/bitec_reconfig_alt_s10.v durch intel_reconfig_alt_s10.v

    Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 20.4 und neuer behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 6 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GX Entwicklungskit DK-DEV-1SGX-H-A
    Intel® Stratix® 10 GX Entwicklungskit DK-DEV-1SGX-L-A
    เอฟพีจีเอ Intel® Stratix® 10 GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.