Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.1 kann es sein, dass die R-Tile Avalon® Streaming Intel® FPGA IP für PCI Express* die TX-Schnittstellenlogik nicht mehr initialisiert.
Infolgedessen wird die R-Tile Avalon® Streaming Intel® FPGA IP für die PCI Express* TX Schnittstelle nicht korrekt initialisiert und kann Keine Transaction Layer Packets (TLPs) übertragen.
Um dieses Problem zu umgehen, fügen Sie die folgenden Zuweisungen zur Intel® Quartus® Prime Software Settings File (QSF) hinzu:
set_instance_assignment -name SYNCHRONIZER_IDENTIFICATION FORCED *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
set_instance_assignment -name SYNCHRONIZATION_REGISTER_CHAIN_LENGTH 1 -to *|rnr_pcie_reset_ctrl_inst|p0_pld_link_req_rst_reg
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software v21.3 behoben.