Artikel-ID: 000088050 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.11.2021

Warum bleibt U-Boot-SPL stecken, wenn kontinuierlich ein Warm-Reset ausgelöst wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der U-Boot SPL Version 2020.10 und früher, wenn kontinuierlich ein Warm-Reset ausgelöst wird, könnte U-Boot SPL an der folgenden Meldung feststecken:

U-Boot SPL 2020.10 (Jul 01 2021 - 14:23:45 +0800)
Reset state: Warm (Triggered by Watchdog 0)
MPU     1000000 kHz
L3 main   400000 kHz
Main VCO  2000000 kHz
Per VCO   2000000 kHz
EOSC1    25000 kHz
HPS MMC   50000 kHz
UART    100000 kHz
DDR: 4096 MiB

Dieses Problem tritt nur auf, nachdem Tausende von Warm-Resets ausgelöst wurden, und manchmal würde es überhaupt nicht stattfinden.

 

Lösung

Es gibt derzeit keine Lösung für dieses Problem.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.