Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 kann dieser interne Fehler beim Kompilieren von Designs auftreten, die auf Intel® Agilex™ Geräte abzielen und alle externen Speicherschnittstellen Intel® Agilex™ FPGA IP umfassen.
Der Fehler tritt auf, wenn die zugewiesenen Pin-Outs des Geräts ungültig sind, da für die Standortzuweisungen nicht durchgehende EMIF-Unterbanken verwendet werden.
Um diesen Fehler zu vermeiden, korrigieren Sie die Pin-Zuweisungen, um eine gültige Geräte-Pin-Out für die External Memory Interfaces Intel® Agilex™ FPGA IP zu erstellen.
Weitere Informationen zum Erstellen gültiger Pinzuweisungen für das Design finden Sie im Benutzerhandbuch für externe Speicherschnittstellen Intel® Agilex™ FPGA IP: Intel Agilex FPGA EMIF-IP-Pin- und Ressourcenplanung.
Darüber hinaus finden Sie möglicherweise die folgenden Dokumente hilfreich: Agilex EMIF Pin Planner Tool und Agilex EMIF Pin Information Document
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.4 behoben.
