Artikel-ID: 000088028 Inhaltstyp: Errata Letzte Überprüfung: 18.04.2022

Warum gibt der HDMI 2.1 Intel® FPGA Source IP die falsche VSYNC- und HSYNC-Polarität aus?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems, das ab der Intel® Quartus® Prime Pro Edition Software Version 19.4 beginnt, sehen Sie möglicherweise die HDMI 2.1 Intel® FPGA Source IP im TMDS-Modus bei der Ausgabe der falschen VSYNC- und HSYNC-Polarität.

    • Dieses Problem wirkt sich nur auf die HDMI 2.1 Intel® FPGA Source IP im TMDS-Modus aus.

    • Dieses Problem wirkt sich nicht auf HDMI 2.1 Intel® FPGA Source IP im FRL-Modus oder HDMI 2.0 Intel® FPGA Source IP aus.

    Hinweis: HDMI 2.1 ist aktiviert, wenn Sie "Support FRL = 1" einstellen, während HDMI 2.0 bei der Einstellung Support FRL = 0 aktiviert ist.

     

     

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.