Beschreibung
Aufgrund eines Problems in der Quartus® Prime Pro Edition Software v21.3 und höher können Agilex™ 7 FPGA-Geräte möglicherweise nicht konfiguriert werden, wenn während der Gerätekonfiguration ein instabiles Taktsignal an die System-PLL 0 oder System-PLL 2 angelegt wird.
Lösung
Um dieses Problem zu umgehen, stellen Sie sicher , dass die verwendeten F-Tile System PLL 0- und System PLL 2-Referenztaktsignale in Ihrem Design korrekt und stabil sind, bevor die Gerätekonfiguration beginnt.
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.