Artikel-ID: 000087931 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.11.2023

Warum gelingt es meinem F-Tile PMA/FEC Direct PHY Intel® FPGA IP-Design nicht, TX Simplex und RX Simplex Kanal in denselben physischen Kanal zu verschmelzen, wenn eine unterschiedliche PMA parallele Taktfrequenz zwischen TX Simplex Kanal un...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Transceiver PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.3 können der TX-Simplex- und der RX-Simplex-Kanal nicht mit demselben physischen Transceiver-Kanal zusammengeführt werden, wenn eine unterschiedliche parallele Taktfrequenz zwischen dem TX Simplex-Kanal und dem RX-Simplex-Kanal erkannt wird.
    Die parallele Taktfrequenz wird wie folgt abgeleitet:

    Parallele Taktfrequenz = Datenrate / PMA-Breite

    Während der Support-Logikgenerierungsphasen tritt ein Fehler auf. Der Fehler tritt nur auf, wenn Sie den PMA-Taktungsmodus verwenden. Der Taktmodus des Systems mit Phasenregelkreis (Phase-Locked Loop, PLL) ist von diesem Problem nicht betroffen.

    Lösung

    Dieses Problem soll in einer zukünftigen Version der Intel® Quartus® Prime Pro Edition-Software behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.