Artikel-ID: 000087889 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 16.05.2024

Warum sehe ich ein unerwartetes Verhalten bei dedizierten HPS-IOs für mein Agilex™ 7 SoC-FPGA-Design und falsche Pin-Positionen im Pinout-Bericht?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Quartus® Prime Pro Edition Software Version 21.1 und höher können dedizierte HPS-Ausgangspins während der Fitter-Phase falsch den Pin-Positionen zugeordnet werden.

    Dies kann zu einer Diskrepanz zwischen den in der HPS IP-Parameter-GUI in Platform Designer definierten Pin-Positionen und der während der Kompilierung generierten .pinout-Datei und zu unerwartetem Verhalten zur Laufzeit führen.

    Lösung

    Führen Sie einen der folgenden Schritte aus, um dieses Problem zu vermeiden oder zu umgehen:

    • Hinzufügen von Pin-Positionszuweisungen zu den HPS-Ausgangspins in der .qsf-Datei gemäß der GUI des HPS-IP-Parameters in Platform Designer ODER
    • Verwenden Sie den Zuweisungseditor in der Quartus® Prime Pro Edition Software, um den Fitter zu zwingen, HPS-Ausgänge an bestimmten Pin-Positionen zu platzieren.

    Dieses Problem wurde in der Quartus® Prime Pro Edition Software Version 22.2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.