Mit E-tile gibt die Referenz-Takt-Beendigung LVPECL an, aber der tatsächliche verwendete I/O-Standard variiert je nach verwendeter Taktpuffer. So verfügt das Intel® Stratix® 10 TX Signal Integrity (SI) Development Kit beispielsweise über zwei verschiedene Taktpuffer für die E-Tile-Referenztakte: Silicon Labs Si53311 verwendet LVDS, während Si5341 eine angepasste differentiale Ausgabe verwendet. Die Empfehlung besteht darin, dass die Taktpuffer-Ausgabe die Differentialspannungs- und Common-Mode-Spannungsanforderungen im Datenblatt Intel® Stratix® 10 Geräte erfüllt:
Link zu Tabelle 68. E-Tile Referenztakt LVPECL DC Elektrische Merkmale
Die Richtlinien im Intel® Stratix® 10 Gerätedatenblatt und im E-Tile Transceiver PHY PHY Benutzerhandbuch sind anwendbar, selbst wenn ein NICHT-LVPECL IO-Standard verwendet wird. Beachten Sie die Spannungsanforderungen und schließen Sie die QSF-Einstellungen ein.