Artikel-ID: 000087813 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.03.2023

Warum zeigt das Designbeispiel Intel® FPGA P-Tile Avalon® Streaming IP für PCI Express, das auf die Intel Agilex 7 FPGA ausgerichtet ist®, mindeste Verletzungen der Pulsbreite auf?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Beispielanwendung Avalon-Streaming Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.2 und früher können Mind. Verletzungen der Pulsbreite angezeigt werden, wenn Sie das Designbeispiel für die Intel® FPGA P-Tile Avalon® Streaming IP für PCI Express verwenden, die auf die Intel Agilex® 7 FPGA abzielen.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Edition Software 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.