Artikel-ID: 000087757 Inhaltstyp: Errata Letzte Überprüfung: 04.09.2023

Warum wird das o_rx_pcs_fully_aligned Signal in meiner F-tile Ethernet Intel® FPGA Hard IP Simulation in Questa* Intel® FPGA Edition nicht bestätigt, wenn IEEE* 1588 PTP oder Auto-Negotiation (AN) und Link Training (LT) oder beide Funktione...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 konfiguriert der F-Tile Ethernet Intel® FPGA Hard IP die Questa* Intel® FPGA Edition Simulationsumgebung nicht richtig.

    Der F-Tile Ethernet Intel® FPGA Hard IP erfordert eine Makrodefinitionsunterstützung für die Einrichtung der Umgebung, die der Questa* Intel® FPGA Edition Simulator nicht bietet.

    Infolgedessen wird das o_rx_pcs_fully_aligned Signal nicht bestätigt, und die Simulation kann die RX-Rücksetzsequenz nicht abschließen.

    Lösung

    Sie können F-Tile Ethernet- Intel® FPGA Hard IP PTP-Simulationen mit Questa* Intel® FPGA Edition Simulation OEM beginnend mit Intel® Quartus® Prime Pro Edition Software Version 22.1 ausführen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.