Artikel-ID: 000087752 Inhaltstyp: Errata Letzte Überprüfung: 18.04.2022

Warum gehen TLPs verloren, wenn die R-Tile Avalon® Streaming-Intel® FPGA IP für PCI Express verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.2 kann es sein, dass die R-Tile Avalon® Streaming-Intel® FPGA IP für PCI Express das pX_tx_st_eop_i Signal nicht erfasst, das aus der Anwendungslogik an der Avalon® Streaming TX-Schnittstelle stammt.

    Infolgedessen wird der R-Tile Avalon® Streaming-Intel® FPGA IP für PCI Express das Avalon® Streaming-Paket fallen lassen und das entsprechende Transaction Layer Packet (TLP) nicht generieren.

    Das folgende Avalon® Streaming-Paket, das an die Avalon® Streaming TX-Schnittstelle geliefert wird, ist von diesem Problem möglicherweise nicht betroffen.

    Lösung

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software v21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.