Artikel-ID: 000087743 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.09.2021

Welches Signal der Intel® Stratix®-HBM2-Intel® FPGA IP Schnittstelle (10 High Bandwidth Memory) sollte verwendet werden, um festzustellen, wann die Interaktion mit der AXI-Bus-Schnittstelle sicher ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Hoher Bandbreitenspeicher (HBM2) Schnittstelle Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wenn Sie die Intel® Stratix® HBM2-Schnittstelle (10 High Bandwidth Memory) Intel® FPGA IP verwenden, sieht man möglicherweise das AXI-Wready-Signal, das während der Kalibrierung bestätigt wird, aber es ist noch nicht sicher zu interagieren. Warten Sie, bis das local_cal_success-Signal bestätigt wird, bevor Sie mit der Interaktion mit der AXI-Bus-Schnittstelle beginnen.

Lösung

Diese Informationen werden in einer zukünftigen Version der Intel® Stratix® 10-Schnittstelle für Speicher mit hoher Bandbreite (HBM2) Intel® FPGA IP Benutzerhandbuch enthalten sein.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

เอฟพีจีเอ Intel® Stratix® 10 MX
Intel® Stratix® 10 NX FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.