Aufgrund eines Problems im Siemens* ModelSim* Simulator v2021.2 und früheren Versionen kann dieser Fehler bei der Simulation des nativen Festkomma-DSP Stratix® 10 FPGA IP Core auftreten, wenn Sie das Simulationsskript "msim_setup.tcl" ausführen und die Option "elab" verwenden.
Um dieses Problem zu umgehen, verwenden Sie die Option "elab_debug" oder verwenden Sie "vsim -voptargs=+acc $elabcommand".
Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.