Artikel-ID: 000087686 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.04.2022

Warum umfasst die Simulation der Intel® Arria® 10 oder Intel® Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) DMA-Schnittstelle für PCI Express* Beispiel-Designtestbench kein DMA-Verfahren?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Intel® Arria® 10 oder Intel® Cyclone® 10 GX Avalon® Memory-Mapped (Avalon-MM) DMA-Schnittstelle für PCI Express* werden Designtestbench-DMA-Transaktionen nicht verarbeitet.

    Lösung

    Ändern Sie in aktuellen Versionen der Intel® Quartus® Prime Design Software zur korrekten Simulation von DMA-Prozessen den Parameter "apps_type_hwtcl" von "3" zu "6" innerhalb der "altpcie_a10_tbed_hwtcl" Modulinstanziierung in der Datei "dut_pcie_tb_ip.v".

     

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 21.4 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.