Artikel-ID: 000087685 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.01.2023

Warum greift die P-Tile Avalon® Streaming-Intel® FPGA IP für die PCI-Express-Neukonfigurationsschnittstelle nicht auf die Konfigurationsraumregister zu?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Für die Anwendungslogik zum Zugriff auf die Konfigurationsraumregister verwenden Sie die P-Tile Avalon® Streaming Intel® FPGA IP für PCI Express mit TLP BYPASS-Modus, Hard IP Reconfiguration Interface.

    Die Hard IP-Neukonfigurationsschnittstelle kann nicht verwendet werden, wenn das Debug-Toolkit aktiviert ist.

     

    Lösung

    Stellen Sie sicher, dass die Debug-Toolkit-Option deaktiviert ist, wenn Sie die Hard IP-Neukonfigurationsschnittstelle verwenden.

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs der F-Reihe
    Intel® Stratix® 10 DX FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.