Artikel-ID: 000087683 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 16.02.2023

Fehler: pcie_ed. BAR_INTERPRETER.bri_master: TRAFFIC_GEN_CHECK.control_status_slave (0x120.. 0x13f) überlappen DMA_CONTROLLER.dma_slave (0x0.. 0xfff)

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-MM Intel® Stratix® 10 Hard IP+ für PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler kann während der Designgeneration der Intel® L- und H-Kachel Avalon® Memory-Mapped+ IP für PCI Express* DMA mit Intel® Quartus® Prime Design Software auftreten.

     

     

    Lösung

    Deaktivieren Sie zur Vermeidung dieses Fehlers die Option "Bursting Avalon-MM Slave Interface aktivieren" in der Einstellung Avalon-MM, um das Bursting Slave-Modul zu deaktivieren. Das DMA-Beispieldesign unterstützt nur das Bursting Master-Modul, das Read Data Mover-Modul und das Write Data Mover-Modul.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.