Beschreibung
Dieser Fehler kann während der Designgeneration der Intel® L- und H-Kachel Avalon® Memory-Mapped+ IP für PCI Express* DMA mit Intel® Quartus® Prime Design Software auftreten.
Lösung
Deaktivieren Sie zur Vermeidung dieses Fehlers die Option "Bursting Avalon-MM Slave Interface aktivieren" in der Einstellung Avalon-MM, um das Bursting Slave-Modul zu deaktivieren. Das DMA-Beispieldesign unterstützt nur das Bursting Master-Modul, das Read Data Mover-Modul und das Write Data Mover-Modul.