Artikel-ID: 000087667 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 14.03.2023

Warum tritt ein interner Fehler auf, wenn die Zuweisung "Schnelles Register" auf bidirektionalen Pins von Intel Agilex® 7 FPGA verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 21.3 und zuvor können Sie einen internen Fehler beobachten, wenn Sie bidirektionale Pins mit Fast Input Register, Fast Output Register oder Fast Output Enable Register Zuweisung verwenden. Wenn eines der schnellen Register aktiviert ist, müssen Sie alle aktivieren.

     

    Ein Beispiel für einen fehlerhaften Fall:

    Das Eingaberegister wird dem Schnelleingaberegister zugewiesen, aber OE/Output-Register werden nicht als Schnelles OE-Register und Schnelles Ausgaberegister zugewiesen. Die folgende interne Fehlermeldung wird generiert:

     

    Interner Fehler: Subsystem: U2B2_GENERIC, Datei: /quartus/db/u2b2_generic/u2b2_generic_translator.cpp, Zeile: 353

    Konnte keine Lösung für pio_1_1

    Regel: fmgpio_reg:io_gpio_reg_rule @ pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.mode != BIDIR_MODE || pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.xio_gpio_ireg.mode != REG_MODE | pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.xio_gpio_oreg.mode innerhalb von {DDR_MODE_FR,SDR_MODE}

    Eingabevariablen und deren Werte:

    pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.xio_gpio_ireg.mode == REG_MODE

    pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.xio_gpio_oreg.mode == COMBI_MODE

    pio_1_1.x0.fmio96_core_inst.fmio48tile_bot.x3.u1_0.x0.ioereg_top_5_.gpio_wrapper_0.gpio_reg.mode == BIDIR_MODE

     

    Lösung

    Option 1:

    Setzen Sie keine der Register auf Fast* Register.

     

    Option 2:

    Weisen Sie alle Eingaben/OE/Output dem Fast*-Register zu. Fügen Sie beispielsweise die folgenden Zeilen in der .qsf-Datei hinzu:

    Verpackung des Eingaberegisters: set_instance_assignment -name FAST_INPUT_REGISTER ON-to-

    Packung des Ausgaberegisters: set_instance_assignment -name FAST_OUTPUT_REGISTER ON-to-

    Ausgabe aktiviert Registerverpackung: set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER ON-to-

     

    Option 3:

    Verwenden Sie die folgende Zuweisung, um alle Register zu packen. Fügen Sie die folgende Zeile zur .qsf-Datei hinzu:

    set_global_assignment -name OPTIMIZE_IOC_REGISTER_PLACEMENT_FOR_TIMING "PACK ALL IO REGISTERS"

     

    Dies ist bereits in Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.