Artikel-ID: 000087618 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 09.01.2023

Fehler: essai.xcvr_fpll_a10_0: Aufgrund der gewünschten Ausgabefrequenz, ausgewählter pma-Breite und mcbg-Taktteilungsfaktor konnte keine gültige Referenz-Taktfrequenz berechnet werden. Ihre Auswahl der Bandbreiteneinstellung kann ebenfalls...

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • fPLL Intel® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler wird möglicherweise in der Intel® Quartus® Prime Software angezeigt, wenn ein Transceiver (XCVR) fractional PLL (fPLL) in Intel® Arria® 10 Geräten implementiert wird, wobei sowohl "Cascaded PLL aktivieren" als auch der Betriebsmodus auf "Feedback Compensation Bonding " in der fPLL Intellectual Property (IP) GUI eingestellt sind.

    Lösung

    Um diesen Fehler zu vermeiden, lesen Sie bitte das Datenblatt Intel® Arria® 10 Geräte und stellen Sie sicher , dass die Eingabefrequenz der fPLL innerhalb der minimalen und maximalen fCASC_PFD-Spezifikation (Tabelle 30) liegt und die Ausgabefrequenz der unterstützten Ausgabefrequenz (Tabelle 19) entspricht oder darüber liegt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.