Beschreibung
Die folgende Warnung wird im Timing Analyzer angezeigt, wenn die Clock Output Division-Funktion des Taktsteuerungs-Intel® FPGA IP kerns verwendet wird:
Ignorierter Filter bei _intelclkctrl_.sdc(293): |intelclkctrl_0|clkdiv_inst|clock_div1/2/4 konnte nicht mit einer Pin abgeglichen werden
Die Warnung kann auftreten, wenn entweder die clock_div1x, clock_div2x oder clock_div4x im IP-Kern aktiviert sind, aber nicht physisch in Ihrem Design verbunden sind.
Lösung
Diese Warnung kann unbesorgt ignoriert werden, wenn die Taktfrequenz absichtlich nicht erkannt wird.