Artikel-ID: 000087546 Inhaltstyp: Errata Letzte Überprüfung: 07.12.2024

Warum bestätigt die HDMI FPGA Sink-IP das SCDC CED_Update Register-Flag nicht, wenn ein Zeichenfehler im HDMI-Sink-Datenkanal erkannt wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Quartus® Prime Pro Edition Software v21.2 und früher bestätigt der HDMI FPGA Sink IP-Core das SCDC CED_Update Register-Flag nicht, wenn ein Zeichenfehler im HDMI-Datenkanal (High Definition Media Interface) für geistiges Eigentum (IP) erkannt wird. Dies führt dazu, dass die HDMI-Quell-IP eine falsche Statusaktualisierung von der HDMI-Sink-IP zurückliest.

Lösung

Dieses Problem soll in einer zukünftigen Version der Quartus® Prime Pro Edition-Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Cyclone® 10 GX
Intel® Stratix® 10 FPGAs und SoC FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.