Artikel-ID: 000087519 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 23.02.2023

Warum wird das sys_error Signal hoch bestätigt, wenn die Advanced SEU Detection Intel® FPGA IP in Intel® Stratix® 10 und Intel Agilex® 7 FPGA Geräten verwendet wird?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Advanced SEU-Erkennung Intel® Stratix® 10 FPGA IP
    Erweiterte SEU-Erkennung Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in Intel® Quartus® Prime Pro Edition Software Version 20.4 und höher werden Sie beobachten, dass das sys_error Signal im Signal Tap Logic Analyzer wie unten gezeigt hoch angegeben wird, wenn Sie die Advanced SEU Detection Intel® FPGA IP in Intel® Stratix® 10 und Intel Agilex® 7 FPGA Geräten verwenden.

 

Die erwartete Reaktion des sys_error signals sollte niedrig sein.

 

 

Lösung

Dieses Problem wird ab Intel® Quartus® Prime Pro Edition Software Version 21.3 behoben.

 

 

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Agilex™ FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.