Artikel-ID: 000087495 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 18.04.2022

Warum kann das F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel, das 10GE-1 mit PTP-Variante verwendet, die Phase der "Support-Logik-Generierung" nicht bestehen, wenn eine benutzerdefinierte System-PLL-Frequenz verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software v21.2 kann das F-Tile Ethernet Intel® FPGA Hard IP Designbeispiel die Phase der "Support Logic Generation" in der Intel Quartus Prime Software nicht bestehen.

    Die folgende Fehlermeldung tritt auf, wenn die 10GE-1 mit PTP-aktivierter Variante und einer benutzerdefinierten PlL-Frequenz (Phase-Locked-Loop) des Systems verwendet wird, wie 903.125 MHz:

    "Fehler (21842): Solver konnte keine Lösung finden"

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software v21.2 zu beheben, wählen Sie die Standardsystem-PLL-Frequenz von 805.664062 MHz, wenn Sie die 10GE-1 mit PTP-Variante verwenden.

     

    Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 22.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ 7 FPGAs und SoC-FPGAs der I-Reihe

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.