Artikel-ID: 000087218 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.07.2014

Arria V GZ Hard IP für PCI Express Qsys Beispieldesign zeigt eine falsche Verbindung für Transceiver-Neukonfigurationscontroller-Reset an

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Die folgenden Qsys-Beispieldesigns für die Arria V GZ Hard IP für PCI Express IP Core zeigt zwei Reset-Ausgänge, die den Reset vorantreiben Eingabe an den Transceiver-Reconfiguration-Controller-Port mgmt_rst_reset : 1. Generation x4, 1. Generation x8, 2. Generation x1 und 2. Generation x4.

Lösung

Dieses Problem wurde in Version 13.1 Update 1 des Quartus behoben II Software.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.