Artikel-ID: 000087212 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.05.2020

Fehler (15744): ( Topologie != EHIP_4CH_PTP_FEC ) in Intel® Quartus® Prime Software Version 19.4 und früher

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Stratix® 10 E-Tile Transceiver Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers in der Intel® Quartus® Prime Software Version 19.4 und früher kann Folgendes Intel® Quartus® Prime Fitter angezeigt werden, wenn Sie zwei Kopien des Intel E-Tile Hard IP for Ethernet Intel FPGA IP in Intel Stratix® 10 und Intel Agilex® 7 FPGA E-Tile Transceiver instanziieren.

    Fehler (15653): Der Fitter kann für die folgenden Atome keine legale Konfiguration finden. Aktualisieren Sie alle veralteten Transceiver PHY IP-Cores, korrigieren Sie illegale Pin-Zuweisungen und kompilieren Sie Ihr Design neu.
    Fehler (15744): Im Atom <Pfad>|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'
    Fehler (15744): Die Einstellungen müssen einer oder mehreren der folgenden Bedingungen entsprechen:
    Fehler(15744): ( Topologie != EHIP_4CH_PTP_FEC )

    Dieser Fehler kann auftreten, wenn die beiden Intel E-Tile Hard IPs für Ethernet für 100 GbE mit aktiviertem PTP und RSFEC konfiguriert sind und auf benachbarte PTP-Blöcke beschränkt sind.

    Zum Beispiel:

    • Zwei Intel E-Tile Hard IP for Ethernet, konfiguriert für 100 GbE mit aktiviertem PTP und RSFEC, eingeschränkt auf die Verwendung von EHIP-Standorten EHIP_CORE_0 und EHIP_CORE_1 passen möglicherweise nicht zusammen
    • Zwei Intel E-Tile Hard IP for Ethernet, konfiguriert für 100 GbE mit aktiviertem PTP und RSFEC, eingeschränkt auf die Verwendung von EHIP-Standorten EHIP_CORE_2 und EHIP_CORE_3 passen möglicherweise nicht zusammen
    • Zwei Intel E-Tile Hard IP for Ethernet, konfiguriert für 100 GbE mit aktiviertem PTP und RSFEC, eingeschränkt auf die Verwendung von EHIP-Standorten, EHIP_CORE_0 und EHIP_CORE_2 möglicherweise passen
    • Zwei Intel E-Tile Hard IP for Ethernet, konfiguriert für 100 GbE mit aktiviertem PTP und RSFEC, eingeschränkt auf die Verwendung von EHIP-Standorten, EHIP_CORE_1 und EHIP_CORE_3 möglicherweise passen
    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Software Version 20.1 und höher behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs
    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.