Artikel-ID: 000087198 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2011

In SOPC Builder kann das Versäumnis, einer Avalon-MM-Schnittstelle eine Arbitration Priority von 1 zuzuweisen, zu unvorhersehbaren Verhaltensweisen führen.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Zurücksetzen
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Einige Konfigurationen synchrone Rücksetzvorgänge werden von SOPC-Builder. Wenn eine der folgenden Bedingungen erfüllt ist, ist das HDL der soPC Builder generiert, kann keine Reset-Ports verbinden:

    • Der Reset-Port ist nicht mit einer Taktfrequenz verbunden.
    • Der Reset-Port ist eine Ausgabe und keine Avalon Schnittstelle (Master oder Slave) auf derselben Clock-Domain vorhanden ist.
    • Der Reset-Port ist eine Eingabe und der zugehörige Takt ist ein Ausgabe.

    Es werden keine Validierungs- oder Generationsmeldungen angezeigt.

    Lösung

    Gehen Sie wie folgt vor, um sicherzustellen, dass kein Reset-Port angeschlossen ist:

    1. Öffnen Sie die generierte Designdatei der obersten Ebene von SOPC Builder in einem Texteditor. (Die Designdatei der obersten Ebene enthält einen Dateinamen, der dem Systemnamen entspricht, und eine entsprechende Dateierweiterung in der HDL-Sprache, die Sie für die Systemgeneration gewählt haben.)
    2. Überprüfen Sie die Instanziierung jedes Moduls. Für ein Bestimmtes Modul mit dem Namen X im SOPC-Builder-System, ein Modul/Entität namens X wird in der Designdatei der obersten Ebene instanziiert. Im Modul/der Entität Instanziierung, die Ports sind nach Namen verbunden. Wenn eine der Bedingungen In der Problembeschreibung aufgeführt sind erfüllt, das Reset-Signal ist nicht mit dem globalen Reset-Bus verbunden.

    Wenn Sie einen nicht angeschlossenen Reset-Port finden, führen Sie einen der folgenden Schritte durch:

    1. Verwenden Sie den Qsys-Editor. Im Tools-Menü von Klicken Sie im Hauptfenster von Quartus II auf Qsys und öffnen Sie es. die SOPC Builder Design File (.sopc) und konvertieren Sie System zu Qsys.
    2. Manuelles Ändern der HDL, um das Reset zu verbinden. Wenn das Reset Wird erwartet, dass die Synchronisierung erfolgt, müssen Sie auch manuell implementieren Synchronisierung. Reset-Synchronizer haben einen Modulnamen, der besteht des _reset__domain_synch_module. Ein SOPC zum Beispiel Systemname sys mit einer Taktquelle, die einen Namen clk_0 hat ein Reset-Synchronizer-Modul mit dem Namen sys_reset_clk_0_domain_synch_module.

    Ein Reset-Synchronizer wird beispielsweise für einen externen Benutzer generiert Taktquelle in Ihrem SOPC-System.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.