Artikel-ID: 000087171 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.11.2011

Simulation wird bei Stratix V-Designs nicht unterstützt

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Der IP-Kern unterstützt keine Simulation für Designs, die das Ziel haben Stratix V-Geräte.

    Dieses Problem betrifft alle 10 GbE MAC-Designs.

    Lösung

    Keine Problemumgehung.

    Dieses Problem wird in einer zukünftigen Version der 10-Gbit/s behoben Ethernet MAC MegaCore-Funktion.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.