Artikel-ID: 000087147 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 08.02.2012

Stratix V Hard IP für PCI Express Root Port enthält nicht unterstützte Interrupt-Signale

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die HDL-Datei der obersten Stufe für die Stratix V Hard IP für PCI Express Root-Port umfasst die folgenden nicht unterstützten Signale: aer_msi_num, pex_msi_num, app_msi_req, app_msi_ack, app_msi_tc[2:0], und app_msi_num[4:0]. Diese Signale sind jedoch nicht verfügbar für Root-Ports.

    Lösung

    Dieses Problem wurde in Version 11.1 SP2 der Stratix V Hard behoben IP für PCI Express IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.