Dieser Fehler wird möglicherweise angezeigt, wenn Sie den PLL-Intel® FPGA IP mit geräten Stratix® V, Arria® V und Cyclone® V verwenden und Phasenwechsel für mehrere Ausgabetakte angeben. Die IP zeigt diesen Fehler möglicherweise an, wenn eine oder mehrere Phasenwechseleinstellungen nicht möglich sind. Es kann aber auch Einstellungen für tatsächliche Phasenwechsel auflisten, die ebenfalls ungültig sind.
Um Phasenwechseleinstellungen so nahe wie möglich an das zu bringen, was Sie sich für mehrere Ausgabetaktfrequenzen wünschen, verwenden Sie die Option Physical Output Enable und geben Sie die M- und N-Zählerwerte manuell ein, um eine VCO-Frequenz zu erreichen, mit der Sie Ihre erforderlichen Ausgabefrequenzen sowie eine geeignete Phasenschrittauflösung erreichen können.