Beschreibung
Aufgrund eines Problems in der Quartus® II Web Edition Softwareversion 13.0SP1, diesen internen Fehler können Sie sehen, wenn Sie den EDA Netlist Writer ausführen, um eine Ausgabe-Netlist im SystemVerilog HDL-Format zu generieren.
Lösung
Um dieses Problem zu vermeiden, ändern Sie das Format für die Ausgabe-Netliste in Verilog HDL oder VHDL.
Um das Ausgabeformat zu ändern, gehen Sie zum Menü Assignments in Quartus II und wählen Sie Einstellungen . Wählen Sie EDA-Tooleinstellungen und Simulation. Wählen Sie das Verilog HDL - oder VHDL-Ausgabeformat anstelle von SystemVerilog HDL.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Web Edition Software behoben.