Ab Version 16.0 der Quartus Prime Software wird diese Fehlermeldung möglicherweise während der "Quartus Prime"-Phase angezeigt, wenn das Design eine Arria 10 External Memory Interface (EMIF) IP instanziiert.
Dieser Fehler tritt auf, wenn Sie die EMIF-IP so konfigurieren, dass die Einstellung "PLL Reference Clock I/O Standard" den Wert "LVDS with On-Chip Termination" verwendet und Ihre .qsf-Datei den PLL-Referenz-Taktstift explizit überschreibt, um einen I/O-Standard ohne LVDS (z. B. 1,2-V) zu verwenden.
Der Fehler tritt auf, weil EMIF IP die "differentiale" Eingabe-Kündigung für den PLL-Referenz-Takt in der .qip-Datei von IP\ explizit aktiviert, wenn die Einstellung "LVDS mit On-Chip-Kündigung" verwendet wird. Differenzierte Eingangsabkündigung wird nicht vom Nicht-LVDS-I/O-Standard unterstützt.
Um diesen Fehler zu beheben, können Sie einen der folgenden Schritte ausführen:
- Fügen Sie eine neue Zuweisung in der .qsf-Datei hinzu, um die Eingabekündigung für den PLL-Referenz-Takt explizit zu deaktivieren. Zum Beispiel:
set_instance_assignment -Name INPUT_TERMINATION AUS -zu
- Konfigurieren Sie die IP neu und generieren Sie sie erneut, sodass Sie den gewünschten Single-Ended-I/O-Standard (z. B. 1,2-V) für den PLL-Referenz-Takt-I/O-Standard angeben.
- Wenn Sie tatsächlich vorhaben, den LVDS-I/O-Standard für den PLL-Referenztakt zu verwenden (was empfohlen wird, um die Rauschunterdrückung im Vergleich zum Single-Ended-I/O-Standard zu verbessern), entfernen Sie einfach die Zuweisung in Ihrer .qsf-Datei, die den PLL-Referenz-Takt-I/O-Standard setzt.