Artikel-ID: 000087108 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.10.2011

Warnung: Filter bei altera_reset_controller.sdc(17) ignoriert: *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr konnte nicht mit einer Pin abgeglichen werden

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Für Qsys-Designs, die ein Dreifach-Speed-Ethernet (TSE) enthalten MegaCore-Funktion und Ziel der Cyclone IV GX Gerätereihe, Synopsys Von Qsys generierte Design-Constraint-Dateien (.sdc) enthalten die folgende Warnung:

Warning: ignored filter at altera_reset_controller.sdc(17): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|aclr could not be matched with a pin

Lösung

Diese Warnung bezieht sich nicht auf das Cyclone IV GX-Gerät familie und wird fälschlich generiert. Sie können diese Warnung sicher ignorieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® IV FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.