Artikel-ID: 000087107 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.12.2011

Stratix V Hard IP für PCI Express IP Core führt keine optionale Adressenübersetzungsüberprüfung durch

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In der PCI-Express-Basisspezifikation wird angegeben, dass Empfänger überprüfen Sie optional die Adressübersetzungsbits (AT) der Transaktion Layer Packet (TLP) und Markieren des erhaltenen TLP als fehlgeformt, wenn AT ist nicht 2'b00. Die Stratix V Hard IP für PCI Express funktioniert nicht diese Überprüfung.

    Lösung

    Es ist keine Problemumgehung erforderlich; Sie können sich jedoch nicht auf die AT Bits zur Kennzeichnung malformter TLPs.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.