Artikel-ID: 000087103 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2014

RapidIO IP Core Timing-Probleme bei Stratix IV und Cyclone IV Geräten

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie einen RapidIO IP-Kern kompilieren, der auf einen Cyclone IV-Gerät oder ein Stratix-IV-Gerät, es kann zu einem Setup-Timing stoßen Verletzungen, insbesondere im Wartungsmodul.

    Lösung

    Um dieses Problem zu umgehen, verwenden Sie das standardmäßige Quartus II Timing Strategien des Seed-Sweeps im Quartus II Design Space Explorer und Definition von LogicLock-Regionen.

    Dieses Problem wird in einer zukünftigen Version des RapidIO behoben IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.