Artikel-ID: 000087101 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 09.06.2014

Warnung (332056): PLL-Kreuzüberprüfung gefunden inkonsistente PLL-Takteinstellungen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Beim Kompilieren der XAUI PHY IP mit der Quartus® II Software Version 13.1 für Arria V-, Cyclone®® V- und Stratix® V Transceiver-Geräte kann die oben genannte Warnung angezeigt werden. Dies ist auf fehlende SDC-Beschränkungen für die XAUI PHY IP-Takte zurückzuführen.
    Lösung

    Um dieses Problem zu beheben, fügen Sie die folgenden SDC-Beschränkungen für die XAUI PHY IP-Takte hinzu, bevor Sie die Kompilierung ausführen:

    create_clock -period -name [get_ports pll_ref_clk]
    create_clock -period -name [get_ports phy_mgmt_clk]
    derive_pll_clocks

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 12 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.