Kritisches Problem
CvP-Update-Stresstests können ausfallen, wenn ein Stratix V GX Hard IP für PCI Express IP Core Design umfasst auch den Transceiver IP-Core des Rekonfigurationscontrollers. Dieses Hardwareproblem funktioniert nicht beeinflussen die CvP-Initialisierung.
Bei einigen Systemen entfernen Sie die Transceiver-Neukonfiguration
Controller-IP-Core aus dem Systemdesign und Kopplung des Avalon Memory-Mapped
(Avalon-MM) interface_sel Signal für jeden Kanal oder
PLL bis 1'b1 behebt dieses Problem. Das interface_sel Signal ist reconfig_to_xcvr[44] von
jedem Kanal oder PLL. Diese Problemumgehung hindert Sie jedoch daran,
Zuweisung verschiedener Protokolle zu den 6 Kanälen in einem Transceiver
Bank. Es wird eine umfassende Lösung untersucht.