Kritisches Problem
Beschreibung
Der Quartus II Schlosser meldet einen Fehler, wenn Sie PLL-generiert verwenden Takteingänge mit 67,5 MHz Taktfrequenz in SDI-SD MegaCore Targeting Stratix GX-Geräte.
Dieses Problem betrifft alle Stratix GX SDI-SD MegaCore-Funktionen mit PLL-generierten Takteingängen von 67,5 MHz Taktfrequenz.
Das Design kann nicht in das Gerät integriert werden.
Lösung
Setzen Sie den Eingangstakt auf 29,7 MHz Taktfrequenz, sodass die PLL generiert die Frequenz des Ausgangstakts auf 74,25 MHz.
Dieses Problem wird in einer zukünftigen Version des SDI MegaCore behoben Funktion.