Artikel-ID: 000087055 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.11.2015

Einige 40-100-GbE-IP-Core-Statusregister mit geringer Latenz sind nicht lesbar

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Die folgenden LL 40-100GbE IP Core TX Statistiken und RX Statistiken Statusregister sind im IP-Kern v14.1 nicht korrekt lesbar:

    • TXSTAT_REVID bei Offset-0x840
    • TXSTAT_SCRATCH bei Offset-0x841
    • TXSTAT_NAME_0, TXSTAT_NAME_1und TXSTAT_NAME_2 at Offsets 0x842-0x844
    • CNTR_TX_CONFIG bei Offset-0x845
    • CNTR_TX_STATUS bei Offset-0x846
    • RXSTAT_REVID bei Offset-0x940
    • RXSTAT_SCRATCH bei Offset-0x941
    • RXSTAT_NAME_0, RXSTAT_NAME_1und RXSTAT_NAME_2 at Offsets 0x942-0x944
    • CNTR_RX_CONFIG bei Offset-0x945
    • CNTR_RX_STATUS bei Offset-0x946
    Lösung

    Dieses Problem hat keine Problemumgehung. Verlassen Sie sich nicht auf die Werte, die Sie haben aus diesen Registern lesen.

    Dieses Problem wurde in Version 15.1 der niedrigen Latenz 40 behoben. und 100-Gbit/s Ethernet-MAC- und PHY-IP-Kern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.