Artikel-ID: 000087038 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.10.2013

Infrequentes Host Replay Timer Timeout für Stratix V Hard IP für PCI Express IP Core

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    In seltenen Host-Wiedergabe-Timer-Timeouts können auftreten, da die Stratix V Hard IP für PCI Express IP Core übersprungen die Übertragung ACK DLLP für ein bestimmtes empfangenes Paket selten. Dieses Problem tritt nur auf wenn die Stratix V Hard IP für PCI Express IP Core eine separater Paketstrom mit großen Zeitverzögerungen zwischen Paketen. Dieses Problem tritt nicht auf, wenn ein kontinuierlicher Strom von Pakete.

    Dieses Problem beeinflusst die Funktionalität nicht, da die Wiedergabe Timer-Mechanismus sorgt für die Erneute Übertragung von Daten. Dieses Problem funktioniert nicht beeinflussen den Durchsatz aufgrund seines sehr seltenen Auftretens.

    Lösung

    Es ist keine Problemumgehung verfügbar.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Stratix® V FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.