Aufgrund der JTAG-Port-Zugriffsbeschränkung nach der Konfiguration in Stratix V ES-Geräten wird dieser Fehler möglicherweise beim Versuch, das On-Chip-Debugging mit SignalTap™ II Logic Analyzer auszuführen, angezeigt.
Diese Einschränkung ist bei Stratix V Produktionsgeräten festgelegt. Lesen Sie das Errata-Blatt und die Richtlinien für Stratix V ES Geräte (PDF).
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.