Artikel-ID: 000087032 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 01.01.2015

Kritische Warnung (176575): Kann PLL von oben/unten oder links/rechts nicht implementieren <pll name="">, da der Eingabetakt des PLL I/O-Standard LVDS verwendet und eine Frequenz von 800 MHz hat. Allerdings unterstützt das Gerät nur eine Fr...

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Dieser Fehler wird angezeigt, wenn Sie versuchen, eine Umschaltrate von 800 MHz und eine LVDS-I/O-Zuweisung einem Taktstift in Stratix® IV-Geräten mit Dichten von 680, 530, 360 und 290 zuzuordnen.

    Tabelle 1-42 in den Dc- und Switching-Eigenschaften für Stratix IV Geräte (PDF) besagt, dass für ein Gerät mit -2/-2-facher Geschwindigkeit 800 MHz für fHSCLK_in (Eingangstaktfrequenz) True Differential I/O Standards unterstützt wird.   Dies gilt nicht für Geräte mit höherer Dichte, die oben aufgeführt sind.

    Lösung Tabelle 1-42 wird voraussichtlich so festgelegt, dass 762 MHz die maximale Frequenz ist, die von Geräten mit höherer Dichte unterstützt wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.