Artikel-ID: 000087018 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.04.2013

Errata – Bekannte Probleme mit dem Arria V-Timing-Modell in Quartus II Softwareversion 12.1 SP1

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Bei Designs, die auf Arria® V-Geräte in der Quartus® II Softwareversion 12.1 SP1 abzielen, gibt es bekannte Probleme mit einigen zeitlichen Verzögerungen.

    Beziehen Sie sich auf diese Lösung, um aktuelle Problemumgehungsinformationen und alle neu gemeldeten Probleme zu erhalten.

    Fehlende Verzögerung zwischen HSSI-Ausgabe-Takt und fPLL-Unschärfe-Eingabe

    Ein Taktpfad fehlt bei Designs, die auf Arria V-Geräte abzielen, wenn die folgenden Umstände zutreffen:

    1. Es besteht eine Verbindung zwischen der HSSI-Takt-Ausgabe und einer fPLL-Angabe
    2. Die Verbindung umfasst eine IQTXRXCLK-Routing-Ressource
    3. Die Verbindung funktioniert nicht über globale, regionale oder Peripherie-Taktnetzwerke

    Keiner der Kerne des geistigen Eigentums, die von Altera verteilt werden, verwenden diese Taktverbindung.

    Lösung

    Diese Lösung wird zu einem späteren Zeitpunkt aktualisiert, mit weiteren Einzelheiten darüber, wie Sie feststellen können, ob Ihr Design betroffen ist, und wie Sie das Problem beheben können.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.