Artikel-ID: 000087013 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2012

Deep-Power-Down-Problem mit LPDDR2-Schnittstellen auf Cyclone V-Geräten mit hartem Prozessorsystem

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft LPDDR2-Produkte.

In LPDDR2-Schnittstellen, die auf Cyclone V-Geräte abzielen, verwenden Sie die Hard-Processor-System (HPS), wenn die Funktion "Auto Power Down" (APD) herunterfährt aktiviert ist und durch fehlende Aktivität ausgelöst wurde, eine explizite Benutzeranforderung zum Aufrufen des Deep-Power-Down-Modus (DPD) wird möglicherweise nicht erkannt. Dieses Problem tritt auf, weil das System explizite DPD-Anforderungen ignoriert, wenn es sich bereits im DPD-Modus mit APD-Trigger befindet.

Lösung

Die Problemumgehung besteht darin, sicherzustellen, dass der HPS-Speicher Der Controller befindet sich aufgrund der APD-Funktion nicht bereits im DPD-Modus. Sie können dazu führen, dass der Speichercontroller den APD-Modus beendet, indem Sie ein Dummy-Write-Befehl an eine beliebige Adresse.

Das empfohlene Verfahren lautet wie folgt:

  1. Stellen Sie die Anfrage zum Herunterfahren des Tiefenschalters.
  2. Geben Sie einen Schreibbefehl an eine beliebige Speicheradresse ein.

Dieses Problem wird nicht behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® V FPGAs und SoC FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.