Das Benutzerhandbuch für die RapidIO II MegaCore-Funktion weist fälschlicherweise darauf hin, dass der Empfang eines IDLE2-Befehls oder die Änderung des empfangenen CS-Feldbefehls einen Interrupt auslöset.

Laut RapidIO II MegaCore Function User Leitfaden, wenn Sie das Enable CMD changed interrupt Bit festlegen im LP-Serial Lane n Status 2 Register (Offsets 0x218, 0x238, 0x258 und 0x278) erkennt der IP-Kern eine Änderung im cmd-Wert im CS-Feld in einem RapidIO-Paket, das es empfängt, der IP-Kern einen Interrupt generiert.

Auch gemäß der RapidIO II MegaCore-Funktion Benutzerhandbuch, wenn Sie das Enable IDLE2 Received interrupt Bit im LP-Serial Lane n Status 2 Register festlegen, wenn der IP-Kern ein IDLE2-Symbol in einem RapidIO-Paket erkennt es empfängt, der IP-Kern generiert einen Interrupt.

Unabhängig davon, ob Sie die entsprechende Interrupt-Aktivierung festlegen Bit oder nicht, generiert der IP-Kern für weder einen Interrupt noch dieser beiden Ereignisse.

Dieses Problem hat keine Problemumgehung. Stellen Sie sicher, dass Sie IDLE2 lesen Status aus dem IDLE2 received Feld des LP-Serial Lane n Status 1 (Far End Lane n Status) Registers erhalten (Offsets 0x214, 0x234, 0x254 und 0x274) und dass Sie cmd Changed (CMD geändert) lesen Status aus dem CMD changed Feld des LP-Serial Lane n Status 3 (Received CS Field Commands) Registers (Offsets 0x21C, 0x23C, 0x25C und 0x27C), ohne einen Interrupt zu benötigen Signal.

Dieses Problem wurde in Version 14.0 der RapidIO behoben Benutzerhandbuch für die II MegaCore-Funktion.