Artikel-ID: 000086974 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 20.11.2013

Fehler (178018): Kanäle in den gebundenen Kanalgruppen, die Folgendes enthalten, müssen an zusammenhängenden Stellen platziert werden. Wenn CMU-PLLs verwendet werden, müssen Lücken für den Sende-PLL-Kanal gelassen werden.

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Arria® V Transceiver Native PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die folgenden Fitter-Fehler können auftreten, wenn Sie ein Design mit den 4 Kanälen eines XAUI PHY kompilieren, die über zwei Transceiverbänke mit Arria®V-Geräten in Quartus® II 13.0 verteilt sind.

    Fehler (178018): Kanäle in den gebundenen Kanalgruppen, die Folgendes enthalten, müssen an zusammenhängenden Stellen platziert werden. Wenn CMU-PLLs verwendet werden, müssen Lücken für den Sende-PLL-Kanal gelassen werden.

    Lösung

    Dieses Problem wurde ab der Intel® Quartus® Prime Standard Edition Softwareversion 13.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Arria® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.