Artikel-ID: 000086969 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 28.06.2013

Stratix V Hard IP für PCI Express IP Core Gen2 Varianten kann in 12.0 SP1 heruntertrainieren

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Stratix V Hard IP für PCI Express IP Core Gen2 Varianten können Downtrain in Release 12.0 SP1 der Quartus II Software. Dieses Problem wird durch eine falsche PLL-Einstellung verursacht.

Lösung

Dieses Problem wurde in Version 13.0 der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.