Artikel-ID: 000086943 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 05.09.2018

Interner Fehler: Die programmierbare Preemphasis-Option ist für Pin dut_mem_mem_par(0)~pad auf 1 gesetzt, aber die Einstellung wird vom E/A-Standard SSTL-12 mit Slew Rate 0 nicht unterstützt

Umgebung

    Intel® Quartus® Prime Standard Edition
    Intel® Quartus® Prime Pro Edition
    Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
    Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise wird beim Kompilieren der DDR4-IP in den Quartus® Prime Softwareversionen 18.0 und 18.0.1 ein Fehler ähnlich dem unten gezeigten angezeigt.

Interner Fehler: Die programmierbare Preemphasis-Option ist für Pin <signal_name>~pad auf 1 gesetzt, aber die Einstellung wird vom E/A-Standard SSTL-12 mit Anstiegsrate 0 nicht unterstützt

Der <signal_name> ist eines der DDR4-Adress-/Befehlssignale.

Lösung

Im Quartus® Prime-Projekt . QSF-Datei, geben Sie die folgende Zuweisung ein:

set_instance_assignment -name PROGRAMMABLE_PREEMPHASIS 0 -to <signal_name>

Fügen Sie eine ähnliche Zuweisung für jedes betroffene DDR4-Signal hinzu.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Intel® Stratix® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.