Artikel-ID: 000086932 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.11.2018

Warum schaltet das MAX® 10 DDR2 mem_odt Signal während der Kalibrierung nicht sowohl in der RTL-Simulation als auch im Hardwarebetrieb um?

Umgebung

  • Intel® Quartus® Prime Lite Edition
  • Intel® Quartus® Prime Standard Edition
  • DDR SDRAM Controller mit UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit dem MAX® 10 DDR2 IP wird das mem_odt Signal während der Kalibrierung nicht umgeschaltet. Obwohl dies ein falsches Verhalten für das mem_odt Signal während der Kalibrierung ist, gibt es keine funktionellen Auswirkungen auf die DDR2-Schnittstelle.

    Nach der Kalibrierung schaltet das mem_odt-Signal bei Speicherschreibtransaktionen wie erwartet um.

    Lösung

    Dieses Problem soll in der Quartus® Prime Standard Version 19.1 behoben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® MAX® 10 FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.