Artikel-ID: 000086924 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.08.2017

Warum bei Stratix 10-V-I/O-Bank ein Fehler mit unterschiedlichem Spannungspegel?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei eingeschränkten I/O-Bedingungen mit einem anderen IO-Standard in verschiedenen 3V-IO-Banken ist der Fehler wie folgt fehlgeschlagen.


    Fehler (175020): Der "Verteiler" kann die Logikstifte nicht in den Bereich (0, 12) bis (0, 14) platzieren, auf den er beschränkt ist, da es für die Logik dieses Typs keine gültigen Stellen in der Region gibt.
    Fehler (19261): Signal xxx wurde auf einen Ort beschränkt, der ein Stift mit zwei Zwecken ist und von PCIe HIP als nPERST verwendet werden kann.  Wenn Sie das Signal als nPERST verwenden, wählen Sie bitte eine 3V-IO_STANDARD.  Wenn Sie PCIe nicht verwenden und absichtlich versuchen, auf dieser Pin einen Nicht-3V-Standard zu verwenden, fügen Sie Ihrer QSF-Datei "set_instance_assignment -name USE_AS_3V_GPIO ON -to local_rstn" hinzu. Andernfalls können Sie dieses Signal an einen anderen Ort verschieben. (1 betroffener Standort)

    Lösung

    Alle 3V-IO-Banken sollten für Stratix 10 mit der gleichen Spannung betrieben werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.