Artikel-ID: 000086918 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 04.08.2016

Wie kann ich die FPGA2SDRAM-Bridge auf Cyclone V SOC- und Arria V SOC-Geräten aktivieren?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die HPS-Bridges können über den Preloader (SPL/MPL) oder U-Boot und in einigen Fällen von Linux aus aktiviert werden.

Die FPGA2SDRAM Bridge FPGA Port-Konfiguration ist in der FPGA Logik enthalten. Bevor die Bridge aktiviert ist, muss das SDRAM-Subsystem in einen Leerlauf versetzt werden, und die FPGA Port-Konfiguration muss angewendet werden.

Hinweis:

  • Das SDRAM-Subsystem muss inaktiv sein, um Datenverlust bei aktiven Übergängen zu vermeiden (HPS, das von On-Chip-RAM läuft, alle Peripheriegeräte deaktiviert)
  • Wenn ein neues FPGA-Image geladen ist, muss die FPGA Port-Konfiguration erneut angewendet werden, wenn sich die FPGA2SDRAM-Port-Konfiguration geändert hat.

 

Preloader (SPL) und U-Boot, die von SOC EDS 13.1 und neuer generiert werden, enthalten zusätzliche Funktionalität und bauen Funktionen auf, um die HPS-Bridges sicher zu aktivieren.

 

Lösung

Um die HPS FPGA2SDRAM Bridge vom Preloader oder U-Boot zu aktivieren, führen Sie die folgenden Schritte durch:

Preloader

  • Der Preloader überprüft den Status der FPGA und aktiviert automatisch Bridges, die im QSYS/BSP konfiguriert sind, wenn der FPGA konfiguriert ist.
  • Der Preloader unterstützt die Programmierung der FPGA vor der Ausführung der automatischen Bridge Enable Tests und Code
    • https://rocketboards.org/foswiki/view/Documentation/GSRD131ProgrammingFPGA

 

U-Boot

  • Der bridge_enable_handoff Befehl kann über die U-Boot-Eingabeaufforderung ausgeführt werden, um Bridges zu aktivieren.
  • Mit dieser Funktion werden HPS und SDRAM in einen sicheren Zustand versetzt, bevor nach entsprechenden Überprüfungen alle Bridges aktiviert werden
  • "ausführen bridge_enable_handoff"

 

Schritte zur manuellen Aktivierung der HPS FPGA2SDRAM-Bridges

  • Die FPGA Fabric muss programmiert werden
  • Der HPS SDRAM muss in einen Leerlauf versetzt werden (HPS, das von On-Chip-RAM läuft, alle Peripheriegeräte deaktiviert)
  • Die FPGA2SDRAM FPGA-Port-Konfiguration muss durch Einstellung des "applycfg"-Bit innerhalb des Registers sdr.ctrlgrp.statischecfg angewendet werden
  • Die Bridge kann durch Schreiben in das Bridge-Kontrollregister aktiviert werden

Hinweis:

  • Wenn der FPGA mit einem FPGA Image mit der gleichen FPGA2SDRAM-Port-Konfiguration neu programmiert wird, muss FPGA Port-Konfiguration nicht erneut angewendet werden.
  • Die erstmalige Aktivierung der FPGA2SDRAM-Bridge unter Linux wird nicht unterstützt, da das SDRAM-Subsystem nicht einfach in einen garantierten Leerlauf versetzt werden kann.

 

Diese Informationen werden in einer zukünftigen Version des technischen Referenzhandbuchs Cyclone V HPS enthalten sein.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.